CY7C1414BV18-200BZC IC SRAM 36MBIT PARALLEL 165FBGA Cypress Semiconductor Corp

Λειτουργική περιγραφή

Οι CY7C1425KV18, CY7C1412KV18 και CY7C1414KV18 είναι 1.8 V συγχρονισμένες σωληνώσεις SRAM, εξοπλισμένες με αρχιτεκτονική QDR II. Η αρχιτεκτονική QDR II αποτελείται από δύο ξεχωριστές θύρες:την πύλη ανάγνωσης και την πύλη εγγραφής για πρόσβαση στη συστοιχία μνήμηςΗ θύρα ανάγνωσης έχει αφιερωμένες εξόδους δεδομένων για την υποστήριξη των εργασιών ανάγνωσης και η θύρα εγγραφής έχει αφιερωμένες εισόδους δεδομένων για την υποστήριξη των εργασιών εγγραφής.

Χαρακτηριστικά

■ Διαχωρισμένες ανεξάρτητες θύρες δεδομένων ανάγνωσης και εγγραφής
∆ Υποστηρίζει ταυτόχρονες συναλλαγές
■ 333 MHz ρολόι για μεγάλο εύρος ζώνης
■ Δύο λέξεις σε όλες τις πύλες πρόσβασης
■ Διπλή ταχύτητα μεταφοράς δεδομένων (DDR) Διασύνδεση τόσο στις θύρες ανάγνωσης όσο και στις θύρες εγγραφής (μεταφορά δεδομένων σε 666 MHz σε 333 MHz)
■ Δύο ρολόγια εισόδου (K και K) για ακριβή χρονολόγηση DDR
Η SRAM χρησιμοποιεί μόνο ανερχόμενες άκρες
■ Δύο ρολόγια εισόδου για τα δεδομένα εξόδου (C και C) για να ελαχιστοποιηθούν οι αποκλίσεις ρολογίου και χρόνου πτήσης
■ Τα ρολόγια ηχώ (CQ και CQ) απλοποιούν την συλλογή δεδομένων σε συστήματα υψηλών ταχυτήτων
■ Μονή πολλαπλασιασμένη εισαγωγή διευθύνσεων λεωφορείων κλειδαριών διευθύνσεων εισόδων τόσο για τις θύρες ανάγνωσης και εγγραφής
■ Διαχωρισμένη επιλογή θύρας για επέκταση του βάθους
■ Συγχρονισμένες εγγραφές με εσωτερικό αυτοχρονισμό
■ Το QDR® II λειτουργεί με καθυστέρηση ανάγνωσης 1,5 κύκλου όταν το DOFF είναι ισχυρισμένο HIGH
■ Λειτουργεί παρόμοια με τη συσκευή QDR I με καθυστέρηση ανάγνωσης 1 κύκλου όταν το DOFF δηλώνεται LOW
■ Διατίθεται σε διαμορφώσεις × 9, × 18 και × 36
■ Πλήρης συνοχή των δεδομένων, παρέχοντας τα πιο πρόσφατα δεδομένα
■ Κεντρικό VDD = 1,8 V (±0,1 V); I/O VDDQ = 1,4 V σε VDD
Υποστηρίζει τόσο 1.5 V όσο και 1.8 V παροχή I/O
■ Διατίθεται σε συσκευασία FBGA με 165 σφαίρες (13 × 15 × 1,4 mm)
■ Προσφέρεται σε πακέτα χωρίς και χωρίς Pb
■ Αλλακτικοί μπουφέρες εξόδου HSTL
■ JTAG 1149.1 συμβατή θύρα πρόσβασης δοκιμής
■ Φάση κλειδωμένου βρόχου (PLL) για ακριβή τοποθέτηση δεδομένων